하드웨어 슬롯 사이트

Misty의 하드웨어 구현 평가 결과는 다음과 같습니다.

구현 평가 환경

  • 슬롯 사이트 언어 Verilog-HDL
  • Simulator Verilog-XL

● (1) ASIC

(디자인 라이브러리) Mitsubishi Electric 0.18µm CMOS ASIC 라이브러리
(논리적 합성 및 슬롯 사이트 평가) 디자인 컴파일러 (버전 2000.11-sp1)

● (2) FPGA

(대상 FPGA) xilinx에 의해 만들어진 Virtex1000e 시리즈
(논리 합성) SINPLIFY 버전 6.2.4
(슬롯 사이트 평가) Alliance 버전 3.3.08i

(1) ASIC 구현 평가 결과 (참고 : 파이프 라인 구현이없는 경우)

● (처리량 우선 순위)

처리량 2800.9 [MBPS]
지역 크기 71.11 [Kgates]
처리량/지역 39.39 [KBPS/GATE]
대기 시간 1 [사이클]

● (영역 우선 순위)

처리량 78.4 [MBPS]
면적 크기 6.10 [Kgates]
처리량/지역 12.85 [KBPS/GATE]
대기 시간 35 [사이클]

● (처리량/영역 우선 순위)

처리량 1642.7 [MBPS]
지역 크기 16.94 [kgates]
처리량/지역 97.00 [KBPS/GATE]
대기 시간 8 [사이클]

(2) FPGA 구현 평가 결과

● (처리량 우선 순위) (참고 : 파이프 라인 구현)

처리량 13330.6 [MBPS]
면적 크기 6432 [슬라이스]
처리량/지역 2072.5 [KBPS/SLICE]
대기 시간 82 [사이클]

● (면적 우선 순위)

처리량 250.9 [MBPS]
면적 크기 1462 [슬라이스]
처리량/지역 171.6 [KBPS/SLICE]
대기 시간 8 [사이클]

● (처리량/영역 우선 순위) (참고 : 파이프 라인 구현)

처리량 13330.6 [MBPS]
지역 크기 6432 [슬라이스]
처리량/지역 2072.5 [KBPS/SLICE]
대기 시간 82 [사이클]

소프트웨어 슬롯 사이트

MISTY1 (8 레벨)의 암호화 속도는 다음과 같습니다.

플랫폼 Pentium III (800MHz)
언어 사용 어셈블러
키 일정 230 [사이클/키]
암호화 207 [사이클/블록]
키 일정 (Bitslice 구현) 46 [사이클/키]
암호화 (bitslice 구현) 169 [사이클/블록]
플랫폼 알파 21264 (667MHz)
언어 사용 어셈블러
키 일정 200 [사이클/키]
암호화 197 [사이클/블록]
키 일정 (bitslice 구현) 17 [사이클/키]
암호화 (bitslice 구현) 71 [사이클/블록]
플랫폼 M16C (20MHz)
언어 사용 어셈블러
키 일정 743 [사이클/키]
암호화 1877 [사이클/블록]
ROM 크기 3400 [바이트]
RAM 크기 64 [바이트]
플랫폼 H8/300 (3.57MHz)
언어 사용 어셈블러
키 일정 1240 [사이클/키]
암호화 6018 [사이클/블록]
ROM 크기 1934 [바이트]
RAM 크기 43 [바이트]
플랫폼 Z80 (5MHz)
언어 사용 어셈블러
키 일정 3283 [사이클/키]
암호화 13553 [사이클/블록]
ROM 크기 1992 [바이트] (내부 Sbox는 1152 [바이트])
RAM 크기 72 [바이트]

crypto algorithm misty | 일반적인 키 슬롯 나라 |